{"id":"e20-2018-styczen-egzamin-zawodowy-praktyczny/zad/PE","paper_id":"e20-2018-styczen-egzamin-zawodowy-praktyczny","number":"PE","points":null,"ptype":"open","subject":"e20","category":"egzamin-zawodowy","year":2018,"month":"styczen","level":null,"text":"Zadanie egzaminacyjne\nLampa oświetlająca pomieszczenie, składająca się z trzech niezależnych punktów świetlnych jest sterowana\nza pomocą sekwencyjnego włącznika oświetlenia (w skrócie SWO). SWO jest wyposażony wyłącznie\nw jeden przycisk zwierny, za pomocą którego możliwy jest wybór jednej z czterech kombinacji świecenia\nposzczególnych punktów świetlnych (tzw. tryb pracy). W trybie pracy nr 1 (stan spoczynkowy) - nie działa\nżaden punkt świetlny (oświetlenie wyłączone). W trybie nr 2 działa jeden punkt świetlny. W trybie\nnr 3 działają dwa punkty świetlne. W trybie nr 4 działają wszystkie punkty świetlne. Schemat zadziałania\nprzekaźników w kolejnych trybach pracy prawidłowo działającego układu SWO zilustrowano w tabeli 1.\nTabela 1. Schemat zadziałania przekaźników PK1÷PK3 prawidłowo działającego układu SWO\nZ chwilą włączenia napięcia zasilającego, układ SWO rozpoczyna działanie w trybie pracy nr 1, natomiast po\nkażdorazowym naciśnięciu przycisku zwiernego monostabilnego układ SWO przechodzi do kolejnego trybu\npracy w następującej sekwencji: 1, 2, 3, 4, 1, 2, 3, 4, 1, 2 itd.\nSchemat ideowy układu SWO pokazano na rys. 1, a szczegółową zasadę działania tego układu opisano\nw dalszej części arkusza egzaminacyjnego.\nWłączenie zasilania poszczególnych punktów świetlnych jest realizowane za pomocą styków zwiernych\ntrzech przekaźników: PK1, PK2 oraz PK3, przy czym pojedynczy punkt świetlny jest sterowany stykami\nzwiernymi wyłącznie jednego przekaźnika.\nPrzedstawiony układ SWO uległ uszkodzeniu, w wyniku którego przekaźniki PK1÷PK3 działają\nw nieprawidłowy sposób, co zilustrowano schematem zadziałania pokazanym w tabeli 2. W szarych polach\ntabeli 2 zaznaczono stany przekaźników niezgodne z danymi podanymi w tabeli 1.\nTabela 2. Schemat zadziałania przekaźników PK1÷PK3 uszkodzonego układu SWO\nNr trybu pracy\nCzy przekaźnik jest załączony?\nPK1\nPK2\nPK3\n1\nNIE\nNIE\nNIE\n2\nNIE\nTAK\nNIE\n3\nNIE\nTAK\nTAK\n4\nTAK\nTAK\nTAK\nNr trybu pracy\nCzy przekaźnik jest załączony?\nPK1\nPK2\nPK3\n1\nNIE\nNIE\nTAK\n2\nNIE\nTAK\nTAK\n3\nNIE\nNIE\nTAK\n4\nNIE\nTAK\nTAK\nWykonano badania testowe uszkodzonego układu SWO poprzez:\n1.\nPomiary przebiegów czasowych w bloku cyfrowym układu SWO (elementy B1, B2, U1, U2, U3)\nwe wszystkich trybach pracy za pomocą analizatora poziomów logicznych. Wyniki pomiarów są\npokazane na rys. 2.\n2.\nPomiary wartości napięć w bloku analogowym układu SWO dla trzech układów sterujących\ncewkami przekaźników (elementy R1÷R3, T1÷T3, D1÷D3) pracujących w stanie pasywnym\ni aktywnym. W tym celu blok analogowy został odłączony od bloku cyfrowego w punktach\npomiarowych A, B, C, zaznaczonych na rys. 1. Przy testowaniu tego bloku użyto sygnałów\ncyfrowych z zewnętrznego generatora poziomów logicznych dołączonego do punktów A, B, C.\nWyniki pomiarów są podane w tabeli 3.\n3.\nPomiary napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3 (tzw. test diody) dla\nelementów wymontowanych z układu SWO. Wyniki pomiarów są podane w tabeli 4.\nZnajdź usterkę oraz wskaż sposób jej usunięcia w układzie SWO, jeżeli wiadomo, że elementy: U1, U2, U3,\nPK1, PK2, PK3, P1, C1, R1÷R5, B3 są sprawne.\nW celu naprawy usterki wykorzystaj elementy elektroniczne dostępne na stanowisku badawczo-\npomiarowym. Zadanie rozwiąż wypełniając kartę badania SWO. Wykorzystaj informacje ujęte w arkuszu\negzaminacyjnym:\n1.\nschemat ideowy układu SWO - rys. 1,\n2.\nwykaz elementów użytych do budowy układu SWO,\n3.\nopis zasady działania układu SWO,\n4.\nwyniki pomiarów przebiegów czasowych w bloku cyfrowym układu SWO - rys. 2,\n5.\nwyniki pomiarów wartości napięć w bloku analogowym układu SWO - tabela 3,\n6.\nwyniki pomiarów napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3 - tabela 4,\n7.\nwykaz\nelementów\nelektronicznych\ndostępnych\nna\nstanowisku\nbadawczo-pomiarowym\nprzeznaczonych do usunięcia usterki.\nCzas przeznaczony na wykonanie zadania wynosi 180 minut.\nOcenie podlegać będzie 6 rezultatów:\n Wykaz wyposażenia stanowiska pomiarowego - tabela 5\n Ocena zgodności wyników pomiarów poziomów logicznych bramek B1 i B2 w bloku cyfrowym\nukładu SWO ze stanami logicznymi sprawnego układu SWO - tabela 6\n Ocena zgodności wyników pomiarów napięć w bloku analogowym układu SWO z wynikami\nprzewidywanymi dla układu działającego poprawnie - tabela 7\n Ocena zgodności wyników pomiarów napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3\nz wynikami przewidywanymi dla układu działającego poprawnie - tabela 8\n Ocena sprawności wybranych elementów wchodzących w skład układu SWO - tabela 9\n Wybór elementów przeznaczonych do wymiany w celu naprawy usterki układu SWO - tabela 10\nRys. 1. Schemat ideowy sekwencyjnego włącznika oświetlenia (SWO)\nWykaz elementów użytych do budowy układu SWO\nR1, R2, R3, R4: rezystor 10 kΩ / 0,125 W\nR5: rezystor 100 Ω / 0,125 W\nC1: kondensator elektrolityczny 10 µF/25 V\nD1, D2, D3: dioda 1N4148\nT1, T2, T3: tranzystor BC547C\nB1, B2: układ scalony CD4081BP (2 szt.)\nB3: układ scalony CD40106BP (1 szt.)\nU1: układ scalony CD4013BP (1 szt.)\nU2, U3: układ scalony CD4013BP (1 szt.)\nPK1, PK2, PK3: przekaźnik AZ6963 SPST-NO\nP1: przycisk zwierny monostabilny\nUwaga! Do budowy układu SWO wykorzystano po dwie sztuki układu scalonego CD4013BP oraz\nCD4081BP, a także jedną sztukę układu CD40106BP. Układy scalone CD4013BP, CD4081BP oraz\nCD40106BP są układami logicznymi wykonanymi w technologii CMOS. Układ scalony CD4013BP zawiera\nw swej strukturze dwa przerzutniki typu D. Układ scalony CD4081BP zawiera w swej strukturze cztery\nbramki logiczne AND. Układ scalony CD40106BP zawiera w swej strukturze sześć bramek logicznych NOT\ntypu Schmitt.\nD1\nC\nQ1\nQ1\nD2\nC\nQ2\nQ2\nD3\nC\nQ3\nQ3\nR4\nR5\nB3\nC1\nP1\nB1\nB2\nU1\nU2\nU3\nR1\nR2\nR3\nT1\nD1\nT2\nPK1\nT3\nD2\nD3\nPK2\nPK3\n+12 V\n+12 V\nR\nS\nR\nS\nR\nS\nA\nB\nC\nOpis zasady działania układu sekwencyjnego włącznika oświetlenia\nUkład składa się z trzech zasadniczych części:\n1.\ngeneratora sygnału sterującego wyzwalanego ręcznie (elementy B3, P1, R4, R5, C1),\n2.\nbloku cyfrowego (elementy U1, U2, U3, B1, B2),\n3.\nbloku analogowego (elementy R1÷R3, T1÷T3, D1÷D3, PK1÷PK3).\nFunkcją generatora sygnału sterującego\nzegarowe przerzutników U1÷U3. Elementy B3, R5, C1 tworzą układ przerzutnika Schmitta, którego\nzadaniem jest wytworzenie pojedynczego impulsu prostokątnego w chwili naciśnięcia przycisku\nmonostabilnego P1 i jednocześnie eliminowanie niepożądanych wielokrotnych krótkotrwałych impulsów\npowstałych na skutek drgania styków przycisku P1.\nFunkcją bloku cyfrowego\nprzekaźników PK1÷PK3 (patrz Tabela 1). W rozważanym bloku zastosowano odpowiednio połączoną sieć\nprzerzutników typu D (układy U1, U2, U3) oraz bramek logicznych AND (układy B1, B2). Zasada działania\nkażdego przerzutnika typu D polega na tym, że w chwili podania na jego wejście C zbocza narastającego\nimpulsu zegarowego przenosi on poziom logiczny z wejścia D na wyjście Q. Natomiast na jego wyjściu Q\nzawsze występuje poziom logiczny przeciwny do poziomu logicznego występującego na wyjściu Q. Z kolei\nw przypadku bramki logicznej AND (iloczyn logiczny), wysoki poziom logiczny na jej wyjściu występuje\nwyłącznie, gdy na obu jej wejściach znajdują się wysokie poziomy logiczne.\nPokazana na rys. 1 sieć połączeń przerzutników i bramek sprawia, że w chwili włączenia napięcia\nzasilającego na wyjściach wszystkich przerzutników występuje niski poziom logiczny (poziom L). Układ\npracuje wtedy w trybie nr 1. Przejście do kolejnego trybu pracy odbywa się po naciśnięciu przycisku\nmonostabilnego P1, co powoduje wygenerowanie pojedynczego impulsu zegarowego sterującego wejścia\nzegarowe jednocześnie wszystkich przerzutników.\nWartości poziomów logicznych występujących na wyjściach Q, Q oraz wejściach D wszystkich\nprzerzutników dla kolejnych trybów pracy wynikają z opisanych powyżej zasad działania: przerzutnika typu\nD oraz bramki logicznej AND.\nFunkcją bloku analogowego\nod\nwartości poziomów logicznych występujących na wyjściach Q1÷Q3 przerzutników D. Z uwagi na to, że blok\nanalogowy zawiera trzy identyczne układy sterujące, opisano zasadę działania przykładowego układu\nsterującego z tranzystorem T1.\nW przypadku, gdy na wyjściu Q1 przerzutnika U1 występuje poziom L, co odpowiada wartości napięcia\nbliskiej zeru, tranzystor T1 jest zatkany i przez cewkę PK1 nie płynie prąd. Układ sterujący z elementami R1,\nT1, D1, PK1 znajduje się w stanie pasywnym.\nNatomiast w przypadku, gdy na wyjściu Q1 występuje poziom H (napięcie o wartości bliskiej wartości\nnapięcia zasilania), tranzystor T1 przewodzi, co powoduje przepływ prądu przez cewkę przekaźnika PK1.\nUkład sterujący pracuje wtedy w stanie aktywnym.\nZadaniem rezystora R1 jest ograniczenie prądu bazy tranzystora T1, natomiast funkcją diody D1 jest\nzabezpieczenie tranzystora T1 przed jego uszkodzeniem na skutek napięć indukowanych na cewce\nprzekaźnika w trakcie przełączania.\nWyniki badań uszkodzonego układu SWO\nRys. 2. Przebiegi czasowe w bloku cyfrowym uszkodzonego układu SWO\nTabela 3. Wyniki pomiarów napięć w bloku analogowym uszkodzonego układu SWO\nUWAGA! Pomiary napięć w punktach pomiarowych wykonano względem masy\nLp.\nPunkt pomiarowy\nWartość napięcia\nUkłady sterujące w stanie pasywnym\n(na wejścia A, B, C podane są zera\nlogiczne)\nUkłady sterujące w stanie aktywnym\n(na wejścia A, B, C podane\nsą jedynki logiczne)\n1.\nBaza tranzystora T1\n0,05 V\n11,92 V\n2.\nKolektor tranzystora T1\n12,11 V\n12,11 V\n3.\nBaza tranzystora T2\n0,05 V\n0,719 V\n4.\nKolektor tranzystora T2\n12,11 V\n0,101 V\n5.\nBaza tranzystora T3\n0,06 V\n0,725 V\n6.\nKolektor tranzystora T3\n12,11 V\n0,118 V\nTabela 4. Wyniki pomiarów napięć na złączach p-n diod D1-D3 oraz tranzystorów T1-T3\nLp.\nNazwa złącza\nWartość napięcia\nKierunek przewodzenia\nKierunek zaporowy\n1.\nAnoda-katoda diody D1\n0,5571 V\n (przekroczenie zakresu)\n2.\nAnoda-katoda diody D2\n0,5612 V\n (przekroczenie zakresu)\n3.\nAnoda-katoda diody D3\n0,5564 V\n (przekroczenie zakresu)\n4.\nBaza-emiter tranzystora T1\n (przekroczenie zakresu)\n (przekroczenie zakresu)\n5.\nBaza-kolektor tranzystora T1\n (przekroczenie zakresu)\n (przekroczenie zakresu)\n6.\nBaza-emiter tranzystora T2\n0,7073 V\n (przekroczenie zakresu)\n7.\nBaza-kolektor tranzystora T2\n0,7012 V\n (przekroczenie zakresu)\n8.\nBaza-emiter tranzystora T3\n0,7108 V\n (przekroczenie zakresu)\n9.\nBaza-kolektor tranzystora T3\n0,7056 V\n (przekroczenie zakresu)\nUWAGA! Pomiary napięć wykonano dla elementów wymontowanych z układu SWO\nWykaz elementów elektronicznych dostępnych na stanowisku badawczo-pomiarowym przeznaczonych\ndo usunięcia usterki:\n układ scalony CD4013BP - 5 szt.,\n układ scalony CD4081BP - 5 szt.,\n układ scalony CD40106BP - 5 szt.,\n tranzystor BC547C - 5 szt.,\n dioda 1N4148 - 5 szt.\nKARTA BADANIA UKŁADU SEKWENCYJNEGO WŁĄCZNIKA OŚWIETLENIA\nTabela 5. Wykaz wyposażenia stanowiska pomiarowego\nLp.\nNazwa aparatury\nMierzona wielkość/Wykonywana funkcja\nLiczba\n1.\n2.\n3.\n4.\nTabela 6. Ocena zgodności wyników pomiarów poziomów logicznych bramek B1 i B2 w bloku cyfrowym układu\nSWO ze stanami logicznymi sprawnego układu SWO\nPoziomy logiczne (L/H) bramki B1\nWniosek\nzgodny /niezgodny\nStany logiczne na wejściach\nsprawnego układu SWO\nodczytany z rys. 2\nWyjście\nStan logiczny\nodczytany z rys. 2\nStan logiczny wynikający\nz zasady działania bramki\nQ3\nQ1\nD1\nD1\nTryb nr 1\nH\nTryb nr 2\nL\nTryb nr 3\nH\nTryb nr 4\nL\nPoziomy logiczne (L/H) bramki B2\nWniosek\nzgodny /niezgodny\nStany logiczne na wejściach\nsprawnego układu SWO\nodczytany z rys. 2\nWyjście\nStan logiczny\nodczytany z rys. 2\nStan logiczny wynikający\nz zasady działania bramki\nQ2\nQ1\nD3\nD3\nTryb nr 1\nL\nTryb nr 2\nL\nTryb nr 3\nL\nTryb nr 4\nL\nTabela 7. Ocena zgodności wyników pomiarów napięć w bloku analogowym układu SWO z wynikami\nprzewidywanymi dla układu działającego poprawnie\nLp.\nPunkt pomiarowy\nWartość napięcia układy sterujące\nWniosek\nzgodny/niezgodny\nw stanie pasywnym\nw stanie aktywnym\n1.\nBaza tranzystora T1\n0,05 V\n11,92 V\n2.\nKolektor tranzystora T1\n12,11 V\n12,11 V\n3.\nBaza tranzystora T2\n0,05 V\n0,719 V\n4.\nKolektor tranzystora T2\n12,11 V\n0,101 V\n5.\nBaza tranzystora T3\n0,06 V\n0,725 V\n6.\nKolektor tranzystora T3\n12,11 V\n0,118 V\nTabela 8. Ocena zgodności wyników pomiarów napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3\nz wynikami przewidywanymi dla układu działającego poprawnie\nLp.\nNazwa złącza\nWartość napięcia\nWniosek\nzgodny/niezgodny\nKierunek przewodzenia\nKierunek zaporowy\n1.\nAnoda-katoda diody D1\n0,5571 V\n\n2.\nAnoda-katoda diody D2\n0,5612 V\n\n3.\nAnoda-katoda diody D3\n0,5564 V\n\n4.\nBaza-emiter tranzystora T1\n\n\n5.\nBaza-kolektor tranzystora T1\n\n\n6.\nBaza-emiter tranzystora T2\n0,7073 V\n\n7.\nBaza-kolektor tranzystora T2\n0,7012 V\n\n8.\nBaza-emiter tranzystora T3\n0,7108 V\n\n9.\nBaza-kolektor tranzystora T3\n0,7056 V\n\nUwaga!  - oznacza przekroczenie zakresu\nTabela 9. Ocena sprawności wybranych elementów wchodzących w skład układu SWO\nLp.\nTyp elementu\nFunkcja elementu\nWniosek\nsprawny/niesprawny\n1.\nCD4081BP\nBramka B1\n2.\nCD4081BP\nBramka B2\n3.\nBC547C\nTranzystor T1\n4.\nBC547C\nTranzystor T2\n5.\nBC547C\nTranzystor T3\n6.\n1N4148\nDioda D1\n7.\n1N4148\nDioda D2\n8.\n1N4148\nDioda D3\nTabela 10. Wybór elementów przeznaczonych do wymiany w celu naprawy usterki układu SWO\nElement przeznaczony do wymiany\nElement zastępczy\nFunkcja elementu\n(patrz tabela 9)\nTyp elementu\nTyp elementu","answer":null,"answer_text":"Nazwa\nkwalifikacji:\nEksploatacja urządzeń elektronicznych\nOznaczenie\nkwalifikacji:\nE.20\nNumer zadania: 01\nKod arkusza:\nE.20-01-18.01_zatw_CKE\nLp.\nElementy podlegające ocenie/kryteria oceny\nR.1\nRezultat 1: Wykaz wyposażenia stanowiska pomiarowego\nUwaga: dopuszcza się stosowanie równoważnych sformułowań\nR.1.1\nzasilacz, funkcja zasilenie układu lub generator poziomów logicznych, funkcja zadanie stanów\nlogicznych\nR.1.2\nanalizator poziomów logicznych lub oscyloskop, funkcja pomiar poziomów logicznych\nR.1.3\nwoltomierz lub multimetr lub oscyloskop, funkcja pomiar napięcia\nR.1.4\nmultimetr lub tester diod, funkcja test diod\nR.2\nRezultat 2: Ocena zgodności wyników pomiarów poziomów logicznych bramek B1 i B2 w bloku\ncyfrowym układu SWO ze stanami logicznymi sprawnego układu SWO\nR.2.1\nwartości odczytane D1 dla bramki B1: H lub 1 (tryb nr 1), L lub 0 (tryb nr 2),\nH lub 1 (tryb nr 3), L lub 0 (tryb nr 4)\nR.2.2\nw każdym trybie dla bramki B1 wniosek: zgodny pod warunkiem, że poziomy logiczne w kolumnie 4 i 5 w\ndanym wierszu (trybie) są identyczne lub niezgodny, jeżeli poziomy logiczne w kolumnie 4 i 5 w danym\nwierszu (trybie) są różne\nR.2.3\nwartości odczytane D3 dla bramki B2: H lub 1 (tryb nr 1), H lub 1 (tryb nr 2),\nH lub 1 (tryb nr 3), H lub 1 (tryb nr 4)\nR.2.4\nw każdym trybie dla bramki B2 wniosek: zgodny pod warunkiem, że poziomy logiczne w kolumnie 4 i 5 w\ndanym wierszu (trybie) są identyczne lub niezgodny, jeżeli poziomy logiczne w kolumnie 4 i 5 w danym\nwierszu (trybie) są różne\nR.3\nRezultat 3: Ocena zgodności wyników pomiarów napięć w bloku analogowym układu SWO z\nwynikami przewidywanymi dla układu działającego poprawnie\nR.3.1\nbaza tranzystora T1: niezgodny\nR.3.2\nkolektor tranzystora T1: niezgodny\nR.3.3\nbaza tranzystora T2: zgodny\nR.3.4\nkolektor tranzystora T2: zgodny\nR.3.5\nbaza tranzystora T3: zgodny\nR.3.6\nkolektor tranzystora T3: zgodny\nR.4\nRezultat 4: Ocena zgodności wyników pomiarów napięć na złączach p-n diod D1÷D3 oraz\ntranzystorów T1÷T3 z wynikami przewidywanymi dla układu działającego poprawnie\nR.4.1\nanoda-katoda diody D1: zgodny\nR.4.2\nanoda-katoda diody D2: zgodny\nR.4.3\nanoda-katoda diody D3: zgodny\nR.4.4\nbaza-emiter tranzystora T1: niezgodny\nR.4.5\nbaza-kolektor tranzystora T1: niezgodny\nR.4.6\nbaza-emiter tranzystora T2: zgodny\nR.4.7\nbaza-kolektor tranzystora T2: zgodny\nR.4.8\nbaza-emiter tranzystora T3: zgodny\nR.4.9\nbaza-kolektor tranzystora T3: zgodny\nR.5\nRezultat 5: Ocena sprawności wybranych elementów wchodzących w skład układu SWO\nR.5.1\nCD4081BP Bramka B1: sprawna\nR.5.2\nCD4081BP Bramka B2: niesprawna\nR.5.3\nBC547C Tranzystor T1: niesprawny\nR.5.4\nBC547C Tranzystor T2: sprawny\nR.5.5\nBC547C Tranzystor T3: sprawny\nR.5.6\n1N4148 Dioda D1: sprawna\nR.5.7\n1N4148 Dioda D2: sprawna\nR.5.8\n1N4148 Dioda D3: sprawna\nR.6\nRezultat 6: Wybór elementów przeznaczonych do wymiany w celu naprawy usterki układu SWO\nR.6.1\nfunkcję elementu: Bramka B2 lub B2\nR.6.2\ntyp elementu przeznaczonego do wymiany: CD4081BP lub CD4081\npod warunkiem, że dotyczy bramki B2\nR.6.3\ntyp elementu zastępczego: CD4081BP lub CD4081\npod warunkiem, że dotyczy bramki B2\nR.6.4\nfunkcję elementu: Tranzystor T1 lub T1\nR.6.5\ntyp elementu przeznaczonego do wymiany: BC547C lub BC547\npod warunkiem, że dotyczy tranzystora T1\nR.6.6\ntyp elementu zastępczego: BC547C lub BC547 pod warunkiem, że dotyczy tranzystora T1\nZadający w tabeli 10 w zapisał:\nZadający w tabeli 7 zapisał wniosek dla:\nZadający w tabeli 8 zapisał wniosek dla złącza:\nZadający w tabeli 9 zapisał wniosek dla elementu:\nZadający w tabeli 5 w dowolnej koleności zapisał:\nZadający w tabeli 6 zapisał:","solution":null,"image":"img/e20-2018-styczen-egzamin-zawodowy-praktyczny/zad-PE.webp","solution_image":null,"topics":null,"page_from":2,"source":"ocr","answer_source":null,"answer_text_source":"ocr","solution_source":null,"text_source":"ocr","source_label":"E20 · Egzamin zawodowy · styczeń 2018","subject_label":"e20","category_label":"Egzamin zawodowy","text_html":"

Zadanie egzaminacyjne
Lampa oświetlająca pomieszczenie, składająca się z trzech niezależnych punktów świetlnych jest sterowana
za pomocą sekwencyjnego włącznika oświetlenia (w skrócie SWO). SWO jest wyposażony wyłącznie
w jeden przycisk zwierny, za pomocą którego możliwy jest wybór jednej z czterech kombinacji świecenia
poszczególnych punktów świetlnych (tzw. tryb pracy). W trybie pracy nr 1 (stan spoczynkowy) - nie działa
żaden punkt świetlny (oświetlenie wyłączone). W trybie nr 2 działa jeden punkt świetlny. W trybie
nr 3 działają dwa punkty świetlne. W trybie nr 4 działają wszystkie punkty świetlne. Schemat zadziałania
przekaźników w kolejnych trybach pracy prawidłowo działającego układu SWO zilustrowano w tabeli 1.
Tabela 1. Schemat zadziałania przekaźników PK1÷PK3 prawidłowo działającego układu SWO
Z chwilą włączenia napięcia zasilającego, układ SWO rozpoczyna działanie w trybie pracy nr 1, natomiast po
każdorazowym naciśnięciu przycisku zwiernego monostabilnego układ SWO przechodzi do kolejnego trybu
pracy w następującej sekwencji: 1, 2, 3, 4, 1, 2, 3, 4, 1, 2 itd.
Schemat ideowy układu SWO pokazano na rys. 1, a szczegółową zasadę działania tego układu opisano
w dalszej części arkusza egzaminacyjnego.
Włączenie zasilania poszczególnych punktów świetlnych jest realizowane za pomocą styków zwiernych
trzech przekaźników: PK1, PK2 oraz PK3, przy czym pojedynczy punkt świetlny jest sterowany stykami
zwiernymi wyłącznie jednego przekaźnika.
Przedstawiony układ SWO uległ uszkodzeniu, w wyniku którego przekaźniki PK1÷PK3 działają
w nieprawidłowy sposób, co zilustrowano schematem zadziałania pokazanym w tabeli 2. W szarych polach
tabeli 2 zaznaczono stany przekaźników niezgodne z danymi podanymi w tabeli 1.
Tabela 2. Schemat zadziałania przekaźników PK1÷PK3 uszkodzonego układu SWO
Nr trybu pracy
Czy przekaźnik jest załączony?
PK1
PK2
PK3
1
NIE
NIE
NIE
2
NIE
TAK
NIE
3
NIE
TAK
TAK
4
TAK
TAK
TAK
Nr trybu pracy
Czy przekaźnik jest załączony?
PK1
PK2
PK3
1
NIE
NIE
TAK
2
NIE
TAK
TAK
3
NIE
NIE
TAK
4
NIE
TAK
TAK
Wykonano badania testowe uszkodzonego układu SWO poprzez:
1.
Pomiary przebiegów czasowych w bloku cyfrowym układu SWO (elementy B1, B2, U1, U2, U3)
we wszystkich trybach pracy za pomocą analizatora poziomów logicznych. Wyniki pomiarów są
pokazane na rys. 2.
2.
Pomiary wartości napięć w bloku analogowym układu SWO dla trzech układów sterujących
cewkami przekaźników (elementy R1÷R3, T1÷T3, D1÷D3) pracujących w stanie pasywnym
i aktywnym. W tym celu blok analogowy został odłączony od bloku cyfrowego w punktach
pomiarowych A, B, C, zaznaczonych na rys. 1. Przy testowaniu tego bloku użyto sygnałów
cyfrowych z zewnętrznego generatora poziomów logicznych dołączonego do punktów A, B, C.
Wyniki pomiarów są podane w tabeli 3.
3.
Pomiary napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3 (tzw. test diody) dla
elementów wymontowanych z układu SWO. Wyniki pomiarów są podane w tabeli 4.
Znajdź usterkę oraz wskaż sposób jej usunięcia w układzie SWO, jeżeli wiadomo, że elementy: U1, U2, U3,
PK1, PK2, PK3, P1, C1, R1÷R5, B3 są sprawne.
W celu naprawy usterki wykorzystaj elementy elektroniczne dostępne na stanowisku badawczo-
pomiarowym. Zadanie rozwiąż wypełniając kartę badania SWO. Wykorzystaj informacje ujęte w arkuszu
egzaminacyjnym:
1.
schemat ideowy układu SWO - rys. 1,
2.
wykaz elementów użytych do budowy układu SWO,
3.
opis zasady działania układu SWO,
4.
wyniki pomiarów przebiegów czasowych w bloku cyfrowym układu SWO - rys. 2,
5.
wyniki pomiarów wartości napięć w bloku analogowym układu SWO - tabela 3,
6.
wyniki pomiarów napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3 - tabela 4,
7.
wykaz
elementów
elektronicznych
dostępnych
na
stanowisku
badawczo-pomiarowym
przeznaczonych do usunięcia usterki.
Czas przeznaczony na wykonanie zadania wynosi 180 minut.
Ocenie podlegać będzie 6 rezultatów:
 Wykaz wyposażenia stanowiska pomiarowego - tabela 5
 Ocena zgodności wyników pomiarów poziomów logicznych bramek B1 i B2 w bloku cyfrowym
układu SWO ze stanami logicznymi sprawnego układu SWO - tabela 6
 Ocena zgodności wyników pomiarów napięć w bloku analogowym układu SWO z wynikami
przewidywanymi dla układu działającego poprawnie - tabela 7
 Ocena zgodności wyników pomiarów napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3
z wynikami przewidywanymi dla układu działającego poprawnie - tabela 8
 Ocena sprawności wybranych elementów wchodzących w skład układu SWO - tabela 9
 Wybór elementów przeznaczonych do wymiany w celu naprawy usterki układu SWO - tabela 10
Rys. 1. Schemat ideowy sekwencyjnego włącznika oświetlenia (SWO)
Wykaz elementów użytych do budowy układu SWO
R1, R2, R3, R4: rezystor 10 kΩ / 0,125 W
R5: rezystor 100 Ω / 0,125 W
C1: kondensator elektrolityczny 10 µF/25 V
D1, D2, D3: dioda 1N4148
T1, T2, T3: tranzystor BC547C
B1, B2: układ scalony CD4081BP (2 szt.)
B3: układ scalony CD40106BP (1 szt.)
U1: układ scalony CD4013BP (1 szt.)
U2, U3: układ scalony CD4013BP (1 szt.)
PK1, PK2, PK3: przekaźnik AZ6963 SPST-NO
P1: przycisk zwierny monostabilny
Uwaga! Do budowy układu SWO wykorzystano po dwie sztuki układu scalonego CD4013BP oraz
CD4081BP, a także jedną sztukę układu CD40106BP. Układy scalone CD4013BP, CD4081BP oraz
CD40106BP są układami logicznymi wykonanymi w technologii CMOS. Układ scalony CD4013BP zawiera
w swej strukturze dwa przerzutniki typu D. Układ scalony CD4081BP zawiera w swej strukturze cztery
bramki logiczne AND. Układ scalony CD40106BP zawiera w swej strukturze sześć bramek logicznych NOT
typu Schmitt.
D1
C
Q1
Q1
D2
C
Q2
Q2
D3
C
Q3
Q3
R4
R5
B3
C1
P1
B1
B2
U1
U2
U3
R1
R2
R3
T1
D1
T2
PK1
T3
D2
D3
PK2
PK3
+12 V
+12 V
R
S
R
S
R
S
A
B
C
Opis zasady działania układu sekwencyjnego włącznika oświetlenia
Układ składa się z trzech zasadniczych części:
1.
generatora sygnału sterującego wyzwalanego ręcznie (elementy B3, P1, R4, R5, C1),
2.
bloku cyfrowego (elementy U1, U2, U3, B1, B2),
3.
bloku analogowego (elementy R1÷R3, T1÷T3, D1÷D3, PK1÷PK3).
Funkcją generatora sygnału sterującego
zegarowe przerzutników U1÷U3. Elementy B3, R5, C1 tworzą układ przerzutnika Schmitta, którego
zadaniem jest wytworzenie pojedynczego impulsu prostokątnego w chwili naciśnięcia przycisku
monostabilnego P1 i jednocześnie eliminowanie niepożądanych wielokrotnych krótkotrwałych impulsów
powstałych na skutek drgania styków przycisku P1.
Funkcją bloku cyfrowego
przekaźników PK1÷PK3 (patrz Tabela 1). W rozważanym bloku zastosowano odpowiednio połączoną sieć
przerzutników typu D (układy U1, U2, U3) oraz bramek logicznych AND (układy B1, B2). Zasada działania
każdego przerzutnika typu D polega na tym, że w chwili podania na jego wejście C zbocza narastającego
impulsu zegarowego przenosi on poziom logiczny z wejścia D na wyjście Q. Natomiast na jego wyjściu Q
zawsze występuje poziom logiczny przeciwny do poziomu logicznego występującego na wyjściu Q. Z kolei
w przypadku bramki logicznej AND (iloczyn logiczny), wysoki poziom logiczny na jej wyjściu występuje
wyłącznie, gdy na obu jej wejściach znajdują się wysokie poziomy logiczne.
Pokazana na rys. 1 sieć połączeń przerzutników i bramek sprawia, że w chwili włączenia napięcia
zasilającego na wyjściach wszystkich przerzutników występuje niski poziom logiczny (poziom L). Układ
pracuje wtedy w trybie nr 1. Przejście do kolejnego trybu pracy odbywa się po naciśnięciu przycisku
monostabilnego P1, co powoduje wygenerowanie pojedynczego impulsu zegarowego sterującego wejścia
zegarowe jednocześnie wszystkich przerzutników.
Wartości poziomów logicznych występujących na wyjściach Q, Q oraz wejściach D wszystkich
przerzutników dla kolejnych trybów pracy wynikają z opisanych powyżej zasad działania: przerzutnika typu
D oraz bramki logicznej AND.
Funkcją bloku analogowego
od
wartości poziomów logicznych występujących na wyjściach Q1÷Q3 przerzutników D. Z uwagi na to, że blok
analogowy zawiera trzy identyczne układy sterujące, opisano zasadę działania przykładowego układu
sterującego z tranzystorem T1.
W przypadku, gdy na wyjściu Q1 przerzutnika U1 występuje poziom L, co odpowiada wartości napięcia
bliskiej zeru, tranzystor T1 jest zatkany i przez cewkę PK1 nie płynie prąd. Układ sterujący z elementami R1,
T1, D1, PK1 znajduje się w stanie pasywnym.
Natomiast w przypadku, gdy na wyjściu Q1 występuje poziom H (napięcie o wartości bliskiej wartości
napięcia zasilania), tranzystor T1 przewodzi, co powoduje przepływ prądu przez cewkę przekaźnika PK1.
Układ sterujący pracuje wtedy w stanie aktywnym.
Zadaniem rezystora R1 jest ograniczenie prądu bazy tranzystora T1, natomiast funkcją diody D1 jest
zabezpieczenie tranzystora T1 przed jego uszkodzeniem na skutek napięć indukowanych na cewce
przekaźnika w trakcie przełączania.
Wyniki badań uszkodzonego układu SWO
Rys. 2. Przebiegi czasowe w bloku cyfrowym uszkodzonego układu SWO
Tabela 3. Wyniki pomiarów napięć w bloku analogowym uszkodzonego układu SWO
UWAGA! Pomiary napięć w punktach pomiarowych wykonano względem masy
Lp.
Punkt pomiarowy
Wartość napięcia
Układy sterujące w stanie pasywnym
(na wejścia A, B, C podane są zera
logiczne)
Układy sterujące w stanie aktywnym
(na wejścia A, B, C podane
są jedynki logiczne)
1.
Baza tranzystora T1
0,05 V
11,92 V
2.
Kolektor tranzystora T1
12,11 V
12,11 V
3.
Baza tranzystora T2
0,05 V
0,719 V
4.
Kolektor tranzystora T2
12,11 V
0,101 V
5.
Baza tranzystora T3
0,06 V
0,725 V
6.
Kolektor tranzystora T3
12,11 V
0,118 V
Tabela 4. Wyniki pomiarów napięć na złączach p-n diod D1-D3 oraz tranzystorów T1-T3
Lp.
Nazwa złącza
Wartość napięcia
Kierunek przewodzenia
Kierunek zaporowy
1.
Anoda-katoda diody D1
0,5571 V
 (przekroczenie zakresu)
2.
Anoda-katoda diody D2
0,5612 V
 (przekroczenie zakresu)
3.
Anoda-katoda diody D3
0,5564 V
 (przekroczenie zakresu)
4.
Baza-emiter tranzystora T1
 (przekroczenie zakresu)
 (przekroczenie zakresu)
5.
Baza-kolektor tranzystora T1
 (przekroczenie zakresu)
 (przekroczenie zakresu)
6.
Baza-emiter tranzystora T2
0,7073 V
 (przekroczenie zakresu)
7.
Baza-kolektor tranzystora T2
0,7012 V
 (przekroczenie zakresu)
8.
Baza-emiter tranzystora T3
0,7108 V
 (przekroczenie zakresu)
9.
Baza-kolektor tranzystora T3
0,7056 V
 (przekroczenie zakresu)
UWAGA! Pomiary napięć wykonano dla elementów wymontowanych z układu SWO
Wykaz elementów elektronicznych dostępnych na stanowisku badawczo-pomiarowym przeznaczonych
do usunięcia usterki:
 układ scalony CD4013BP - 5 szt.,
 układ scalony CD4081BP - 5 szt.,
 układ scalony CD40106BP - 5 szt.,
 tranzystor BC547C - 5 szt.,
 dioda 1N4148 - 5 szt.
KARTA BADANIA UKŁADU SEKWENCYJNEGO WŁĄCZNIKA OŚWIETLENIA
Tabela 5. Wykaz wyposażenia stanowiska pomiarowego
Lp.
Nazwa aparatury
Mierzona wielkość/Wykonywana funkcja
Liczba
1.
2.
3.
4.
Tabela 6. Ocena zgodności wyników pomiarów poziomów logicznych bramek B1 i B2 w bloku cyfrowym układu
SWO ze stanami logicznymi sprawnego układu SWO
Poziomy logiczne (L/H) bramki B1
Wniosek
zgodny /niezgodny
Stany logiczne na wejściach
sprawnego układu SWO
odczytany z rys. 2
Wyjście
Stan logiczny
odczytany z rys. 2
Stan logiczny wynikający
z zasady działania bramki
Q3
Q1
D1
D1
Tryb nr 1
H
Tryb nr 2
L
Tryb nr 3
H
Tryb nr 4
L
Poziomy logiczne (L/H) bramki B2
Wniosek
zgodny /niezgodny
Stany logiczne na wejściach
sprawnego układu SWO
odczytany z rys. 2
Wyjście
Stan logiczny
odczytany z rys. 2
Stan logiczny wynikający
z zasady działania bramki
Q2
Q1
D3
D3
Tryb nr 1
L
Tryb nr 2
L
Tryb nr 3
L
Tryb nr 4
L
Tabela 7. Ocena zgodności wyników pomiarów napięć w bloku analogowym układu SWO z wynikami
przewidywanymi dla układu działającego poprawnie
Lp.
Punkt pomiarowy
Wartość napięcia układy sterujące
Wniosek
zgodny/niezgodny
w stanie pasywnym
w stanie aktywnym
1.
Baza tranzystora T1
0,05 V
11,92 V
2.
Kolektor tranzystora T1
12,11 V
12,11 V
3.
Baza tranzystora T2
0,05 V
0,719 V
4.
Kolektor tranzystora T2
12,11 V
0,101 V
5.
Baza tranzystora T3
0,06 V
0,725 V
6.
Kolektor tranzystora T3
12,11 V
0,118 V
Tabela 8. Ocena zgodności wyników pomiarów napięć na złączach p-n diod D1÷D3 oraz tranzystorów T1÷T3
z wynikami przewidywanymi dla układu działającego poprawnie
Lp.
Nazwa złącza
Wartość napięcia
Wniosek
zgodny/niezgodny
Kierunek przewodzenia
Kierunek zaporowy
1.
Anoda-katoda diody D1
0,5571 V

2.
Anoda-katoda diody D2
0,5612 V

3.
Anoda-katoda diody D3
0,5564 V

4.
Baza-emiter tranzystora T1


5.
Baza-kolektor tranzystora T1


6.
Baza-emiter tranzystora T2
0,7073 V

7.
Baza-kolektor tranzystora T2
0,7012 V

8.
Baza-emiter tranzystora T3
0,7108 V

9.
Baza-kolektor tranzystora T3
0,7056 V

Uwaga!  - oznacza przekroczenie zakresu
Tabela 9. Ocena sprawności wybranych elementów wchodzących w skład układu SWO
Lp.
Typ elementu
Funkcja elementu
Wniosek
sprawny/niesprawny
1.
CD4081BP
Bramka B1
2.
CD4081BP
Bramka B2
3.
BC547C
Tranzystor T1
4.
BC547C
Tranzystor T2
5.
BC547C
Tranzystor T3
6.
1N4148
Dioda D1
7.
1N4148
Dioda D2
8.
1N4148
Dioda D3
Tabela 10. Wybór elementów przeznaczonych do wymiany w celu naprawy usterki układu SWO
Element przeznaczony do wymiany
Element zastępczy
Funkcja elementu
(patrz tabela 9)
Typ elementu
Typ elementu

","answer_text_html":"

Nazwa
kwalifikacji:
Eksploatacja urządzeń elektronicznych
Oznaczenie
kwalifikacji:
E.20
Numer zadania: 01
Kod arkusza:
E.20-01-18.01_zatw_CKE
Lp.
Elementy podlegające ocenie/kryteria oceny
R.1
Rezultat 1: Wykaz wyposażenia stanowiska pomiarowego
Uwaga: dopuszcza się stosowanie równoważnych sformułowań
R.1.1
zasilacz, funkcja zasilenie układu lub generator poziomów logicznych, funkcja zadanie stanów
logicznych
R.1.2
analizator poziomów logicznych lub oscyloskop, funkcja pomiar poziomów logicznych
R.1.3
woltomierz lub multimetr lub oscyloskop, funkcja pomiar napięcia
R.1.4
multimetr lub tester diod, funkcja test diod
R.2
Rezultat 2: Ocena zgodności wyników pomiarów poziomów logicznych bramek B1 i B2 w bloku
cyfrowym układu SWO ze stanami logicznymi sprawnego układu SWO
R.2.1
wartości odczytane D1 dla bramki B1: H lub 1 (tryb nr 1), L lub 0 (tryb nr 2),
H lub 1 (tryb nr 3), L lub 0 (tryb nr 4)
R.2.2
w każdym trybie dla bramki B1 wniosek: zgodny pod warunkiem, że poziomy logiczne w kolumnie 4 i 5 w
danym wierszu (trybie) są identyczne lub niezgodny, jeżeli poziomy logiczne w kolumnie 4 i 5 w danym
wierszu (trybie) są różne
R.2.3
wartości odczytane D3 dla bramki B2: H lub 1 (tryb nr 1), H lub 1 (tryb nr 2),
H lub 1 (tryb nr 3), H lub 1 (tryb nr 4)
R.2.4
w każdym trybie dla bramki B2 wniosek: zgodny pod warunkiem, że poziomy logiczne w kolumnie 4 i 5 w
danym wierszu (trybie) są identyczne lub niezgodny, jeżeli poziomy logiczne w kolumnie 4 i 5 w danym
wierszu (trybie) są różne
R.3
Rezultat 3: Ocena zgodności wyników pomiarów napięć w bloku analogowym układu SWO z
wynikami przewidywanymi dla układu działającego poprawnie
R.3.1
baza tranzystora T1: niezgodny
R.3.2
kolektor tranzystora T1: niezgodny
R.3.3
baza tranzystora T2: zgodny
R.3.4
kolektor tranzystora T2: zgodny
R.3.5
baza tranzystora T3: zgodny
R.3.6
kolektor tranzystora T3: zgodny
R.4
Rezultat 4: Ocena zgodności wyników pomiarów napięć na złączach p-n diod D1÷D3 oraz
tranzystorów T1÷T3 z wynikami przewidywanymi dla układu działającego poprawnie
R.4.1
anoda-katoda diody D1: zgodny
R.4.2
anoda-katoda diody D2: zgodny
R.4.3
anoda-katoda diody D3: zgodny
R.4.4
baza-emiter tranzystora T1: niezgodny
R.4.5
baza-kolektor tranzystora T1: niezgodny
R.4.6
baza-emiter tranzystora T2: zgodny
R.4.7
baza-kolektor tranzystora T2: zgodny
R.4.8
baza-emiter tranzystora T3: zgodny
R.4.9
baza-kolektor tranzystora T3: zgodny
R.5
Rezultat 5: Ocena sprawności wybranych elementów wchodzących w skład układu SWO
R.5.1
CD4081BP Bramka B1: sprawna
R.5.2
CD4081BP Bramka B2: niesprawna
R.5.3
BC547C Tranzystor T1: niesprawny
R.5.4
BC547C Tranzystor T2: sprawny
R.5.5
BC547C Tranzystor T3: sprawny
R.5.6
1N4148 Dioda D1: sprawna
R.5.7
1N4148 Dioda D2: sprawna
R.5.8
1N4148 Dioda D3: sprawna
R.6
Rezultat 6: Wybór elementów przeznaczonych do wymiany w celu naprawy usterki układu SWO
R.6.1
funkcję elementu: Bramka B2 lub B2
R.6.2
typ elementu przeznaczonego do wymiany: CD4081BP lub CD4081
pod warunkiem, że dotyczy bramki B2
R.6.3
typ elementu zastępczego: CD4081BP lub CD4081
pod warunkiem, że dotyczy bramki B2
R.6.4
funkcję elementu: Tranzystor T1 lub T1
R.6.5
typ elementu przeznaczonego do wymiany: BC547C lub BC547
pod warunkiem, że dotyczy tranzystora T1
R.6.6
typ elementu zastępczego: BC547C lub BC547 pod warunkiem, że dotyczy tranzystora T1
Zadający w tabeli 10 w zapisał:
Zadający w tabeli 7 zapisał wniosek dla:
Zadający w tabeli 8 zapisał wniosek dla złącza:
Zadający w tabeli 9 zapisał wniosek dla elementu:
Zadający w tabeli 5 w dowolnej koleności zapisał:
Zadający w tabeli 6 zapisał:

","solutions":[]}